Тои единия е за връзката с FTDI
Ако минем изцяло комуникациата с FTDI да е на SPI, и оставим да кажем 10 пина допълнително на

32 = 32 входове
32 = 32 i/o RАМ 10ns цикъл
18 = 18 address RAM 256К
2*2 = 4 WE + CE два чипа RAM
5 pin Universal I/O
6 pin 2 SPI
///////////////////////////////
obshto 97 pin.
no ne znam dali ne sym propusnal neshto syshtestweno.
Мразя да работя на границата на възможностите.

Вариант пинове за FPGA (124 пина) 32 битово сканиране(2 чипа RAM) при максимална скорост на сканиране:

32 = 32 входове
32 = 32 i/o RАМ 10ns цикъл
18 = 18 address RAM 256К
2*2 = 4 WE + CE два чипа RAM
8 = 8 I/O
10*2 = 20 пина за два паралелни порта към CPU и FTDI
3 = 3 SPI
1 = 1 clock input
------------------------------------------
118

Ако останалите 6 пина се окажат достатъчни, след цялостно обмисляне, бих останал на този вариант. Предлагайте.

Решили сте паралелен интерфейс със FTDI?

Не сме обсъждали такъв вариант още. По блок схемата паралелен е интерфеиса само директно с FTDI а с процесора е SPI.
Това съм го правил от следните съображения
-Батето каза че паралелния интерфеис е по добър вариант от SPI ако не се ползва контролер.
-Паралелния интерфеис е по бърз до 3Mbs

за възката на контролера с FPGA-to е по лесно и от гледна точка на софта и от гледна точка на по малко изводи SPI.

Но нищо не е окончателно. Още няме общо мнение по по общи въпроси.

Имам едно предложение - връзката FTDI <> FPGA да е паралелна, а FTDI <> MCU да е серийна. Така или иначе няма нужда от прекалено бърз трансфер MCU <> PC, пък и ще спестите 8 крака. А и нали ще ползваме двуканалното FT2232, по единия канал връзка с контролера, по другия ще е FPGA (преполагам само за данни)

Ами нали така и е на блоковата схема. Нищо различно не казвам.

Мда, ся го намерих на 15-та страница...лудница

Дано Реконструктора се появи скоро да ни направи подфорум че да подредим нещата малко

Ñëåäâàë ñúì áëîê-ñõåìàòa drawing1_166 íà Nikola. Íà íåÿ èìà ïàðàëåëåí èíòåðôåéñ êúì CPU è êúì FTDI. Ïðè ñåãàøíîòî ñúñòîÿíèå ìîæå â îòäåëíà òåìà "Ëîãè÷åñêè àíàëèçàòîðè áëîê-ñõåìè "äà ñå îòäåëÿò ñàìî ñõåìèòå, áåç äðóãè êîìåíòàðè çà äà ñå ïðîñëåäÿâàò ëåñíî ïðîìåíèòå. Ùîì îòïàäà ïàðàëåëíèÿ èíåðôåéñ FPGA<->CPU,

çà 32 áèòîâî ñêàíèðàíå(2 ÷èïà RAM) ñå ïîëó÷àâàò ñëåäíèÿ áðîé ïèíîâå çà FPGA:

32 = 32 âõîäîâå
32 = 32 i/o RÀÌ 10ns öèêúë
18 = 18 address RAM 256Ê
2*2 = 4 WE + CE äâà ÷èïà RAM
8 = 8 I/O
10 = 10 ïèíà ïàðàëåí ïîðò FPGA<-> FTDI
3 = 3 SPI
1 = 1 clock input
------------------------------------------
108

Предходния постинг е от мен.

Пинове за управление на генератора?

Паралелния интерфейс на FTDI чиповете е само 8 бита шина, няма други сигнали. Не обърнах внимание дали TXEN изхода работи при тоя интерфейс, но и да работи май няма да се ползва. Малко е извратено с тоя интерфейс, тъй като гледам е асинхронен

Едно демо написано на бързо, сигурно ще чуя коментари от сорта на "кво е тва шареното" . Писано е за 30-ина минути, все пак може да ударите някой друг ред за визуалната част

Ne e zle,no towa e много голо още за да могат да се дават препоръки.
Най основната час е самата визуализация на сканираното. Може да си направиш Load Log Fail и да правиш визуализацията,пък после и ние можем да даваме идеи и предложения.

Като правиш функците Load/Save Log Fail ще трябва да си измислиш формат на фаила като в него трябва да са включени
- Настроиките на скенера и декодера и допълнителните модули. Тоест честота на сканирането,брои канали,брой сканирания,условия на спусъка ....и всевъзможни такива
- Самия лог файл.

имаме офертата и за последните памети.

AS7C34096A-12JC
AS7C34098A-12JC

3.40 USD/br. (bez DDS) 1 sedmica pri

Postawqm im pdf-ite w dokumenti.

Значи имаме си оферти. Даваите мнения какво ще правим.

Работя по въпроса. Правя нещо като Configuration Wizard, чрез него ще можеш да си настройваш самото сканиране, фронтове и пр. Опитвам се и да направя няква елементарна и най-вече олекотена визуализация на анализа. Тука много бих се радвал ако някой се включи