Ако се разпоят от стари дъна със Socket7, става. Аз така съм правил ( и продължавам ). Ама Хищникът нещо ме базикна, че така не можело и аз си оттеглих идеята. А и тези чипове не са много удобни, 100 пинови са.

Абе тоя DRAM много процесорно време гълта...преди няколко дни си играх с едни на Samsung, взех си ги от Futurel. 256х16, 8ms губиш да ги рефрешнеш всичките, а отделно ртябва да правиш рефреш на 100мс макс

Допълнение: Бате, не съм те бъзикал, исках да кажа да не го правим с подръчни матриали, ами с нещо от магазина че да е достъпно за всички. Иначе сериозно, имам няколко кашона със стари и нови дъна за сапун

Динамичните са скарани и с идеята за батериино захранване,то и така май доста сме напред с консумациата

Нещо не сме се разбрали. Тези памети са изцяло статични. Някои са с организация 32к*32, други са 32к*36. Но съвсем категорично са статични. Имат времена на достъп от 7 до 12 ns, зависи от модела. Ако Хищникът има много такива, не е лошо да ги ползваме.

Ше стигнат ли за всички Аве нещо ми се ебава международния трафик, не мога да намеря шийт за Toshiba памети, тука съм пълен с разни 66-кракови по 10ns.

Бате явно не си правил голям проект на CPLD. Вчера се замислих по възможноста трудно да ни е трудно да си намерим спартан и писах на колеги дето се занимават от години с това. Описах им за какво се ми трябва. Значи и тримата в един глас независимо един от друг казаха че по принцип да се направи този анализатор не е особенно лесно,докато се получело стабилно работещо ядро доста нерви имало. И то ако се ползва FPGA на ALTERA. Те руснаците са пристрастни към ALTERATA но единия се аргументира че ALTERA за разлика от Xilinx не се омазва ако фронтовете не са идеални,а за нещо дето ще работи на по висока честота било малък ужас да се прави с Xilinx. Но още по черни са изказванията за CPLD тата. Като обобщя казаното звучи така. При CPLD в резултат на организациата на логическите клетки и връзките между тях е доста по трудно да се напасват таимингите. Аз не разбирам за какво напасване става дума но явно е нещо което е основен момент при работаат с програмируема логика. От друга страна при CPLD и по полям проект тоест запълване повече от 60 процента на CPLDto започва да се налага да се занимаваш и с физическото разположение на блоковете в матрицата защото се получавало че не можеш да си ползваш които си искаш пинове,това също било в резултата от организациата на логическите клетки и връзките помежду им което пък е оснавна разлика с FPGA където подобни проблеми няма.
Така че бате това че държиш на CPLD не стига дето убива 80 процента от функционалноста на проекта ами и ще ти създаде по големи главоболия да пишеш ядрото а и не само на теб щото и други ще пишем софтове за това чудо.

А за паметите много са малки. Разпртавят че имало 128*16 но аз не съм срещал

...

Акерман дадоха някакви признаци на живот. Попитаха за корпус за Spartan 2 в който ги искаме. Дадох TQ144. Да видим колко пари ще пожелаят обаче. Иначе с сроковете вече 3 пъти съм си поръчвал разни работи от тях и винаги са ги изпълнявали за половината от времето за което са поели ангажимент,тоест 2-3 седмици уречени а обикноведнно идват на следващата седмица.

Аз да добавя за BitBang режима на FT232BM (доколкото рабрах само FT232 и FT245 го подържат). Значи по експеримента който направих преди малко, 8-те крака (които се ползват при Virtual ComPort режима) стават TTL I/O. Скоростта на тоя режим е макс. 3Mbps. Неудобство - асинхронно предаване/приемане. Разчита се единствено на константния тайминг... Бате, прочети го тоя PDF, пише специално за връзка с FPGA. За мен обаче предпочитания вариант си остава UART.

двуканалния FT2232C също поддържа BitBang
ето някои интерсни моменти за него

Transfer Data Rate 300 to 1 Mega Baud (RS232)
Transfer Data Rate 300 to 3 Mega Baud (TTL and RS422 / RS485)
Enhanced Bit-Bang Mode interface option
New Synchronous Bit-Bang Mode interface option
New CPU-Style FIFO Interface Mode option
New Multi-Protocol Synchronous Serial Engine (MPSSE) interface option
New MCU Host Bus Emulation Mode option
New Fast Opto-Isolated Serial Interface Mode option
Support for USB Suspend and Resume conditions via PWREN#, and SI / WU pins
Support for bus powered, self powered, and high-power bus powered USB configurations


само дето това
New Fast Opto-Isolated Serial Interface Mode option
не виждам да е описано но може и да съм пропуснал
н

Ако ме питате мен - твърдо съм против да се ползват памети от някакво дъно, щото като свършат какво правим - търсим такива дъна за да разпояваме ли.

Да... кофти е да се ползват втора ръка чипове ... да не говорим колко е и надеждно ?!

Само че колкото и да е кофти ... като гледам ако не успеем да намери от някъде нещо достатъчно бързо и приемливо като срок на доставка ... маиче ще се наложи да търсим нещо по тея пусти "фосили"

Друг е въпроса че, преди да направим нещо тъкова трябва пердварително да се уговорим колко точно ще ни трябват ... за да не остане накрая някои на сухо

bateAz написа:

2. Ще се ползват 70ns Кометски чипове и ще можем да сканираме с максимално 25 Msps. Ако сложим 60 ns - 33 Msps.

Я даи малко инфо. как става тоя номер ..... как му се казва на тоя метод ... да се поразровя малко из ГоГлЕтО за тва

И аз си мисля че тва ще е най добрата идея....тъкмо си поръчах 5 SRAM-а BS62LV1024-70...

има отговор от Aklerman за паметта.

BS616LV1622TI55 (Brilliance) - 20 br. 15.90 EUR/br.
за 10 дни доставака, без DDC. Но при положение че не се плаща по банков път може да се мине без да се плаща ддс.

това е 55ns
16 Mbits (2Mx8 or 1Mx16)

на 55 ns sys sigurnost moje da se skanira s 40Mhz

какво ще кажете?