Всяка шо годе сносна кад програма има т.н. Design Rules Check....демек проверява за висяши или окъсени към захранване или маса сигнали и пинове.....
Трябва да се оускат таткива неща колкото и да е елементарен дизайна, за да не се преправя платка след това....

Е това е друго, тя не ти дава и късо да направиш ама конкретно с алтиума нищо не те спира ако желаеш
Да DRC си е задължително дори и за прости платки, аз ако не пускам DRC със сигурност забравям поне по една две връзки щото не им се видят векторите.

ТоНи - малко да те коригирам

Все пак има АЦП-та на SPI които зависят от честотата на клока на SPI. Реално клока на SPI им е клока на SAR-а - на всеки такт от SPI вади предишния семплиран бит. Можеш да забързаш ацп-то ама получаваш по малко значещи битове.

Ползвал съм някакви микрочип-ски такива ама доста отдавна.

Е аз затова писах обикновенно, има разни изсмукани от пръстите решения, но spi по презумпция не се нуждае от стабилен клок, това му е една от екстрите

Преправих проекта в КиКад

Добре. Сега избери от менюто Inspect/Electrical Rules Checker/Run ERC.

Ako искаш едим малък съвет, на spi, сложи пуллъп резистор на miso сигналa. По принцип е опъндрейн (много малко са пушпул). Също и на чип селекта няма на навреди да имаш. Стойност 10кома.
Пък ако искаш и да намалиш разни ЕМИ шумове, сложи серийни ресистори на всички сигнали 10..30 ома.
Поздрави

Даа, много неприятно усещане, когато видиш многото грешки и предупреждения. В туториалите го бяха засегнали тоз момент така че не бях съвсем неподготвен Пуснах, в началото бяха много. Позачистих ги до две, за връзки които не водят никъде, на сините пунктири. Даже червените стрелки още си стоят. Някои предупреждения игнорирах, примерно имаше много такива че библиотеките които ползвам са редактирани, защото ги питах за размерите на буквите, което се оказа лишено от смисъл.

Благодаря за съветите МУХА, ще пробвам, но някои неща не съм сигурен че знам добре. Ще променя схемата и ще я пусна отново.

Сложих 10 КОм резистор между CS и захранващата линия. Не съм сигурен дали няма да се обърка нещо, ако сложа същия резистор на MOSI, защото DOUT споделя функционалност с RDY.

Аз ти писах MISO(DOUTкакто го наричат в Аналог Девайсис) не MOSI... нищо му няма като е с DRDY. Функцията на drdy е, като има поне един сампъл готов, сваля Моси сигнала(падащ фронт, за да събудиш микроконтролера и после да прочетеш данните и пак да го приспиш....
Сложи му пулъп, за да не се чудиш после защо не работи .... но пък незнам дали искаш да не работи и да се чудиш защо , тогава не слагай
Имам чувството че комуникирам с копилот или чатгпт....

Ще ми се да стане, така че добавям 20 омови резистори на сигналите + двата pullup на CS и DOUT. RDY споделя DOUT.

Разкарай тия жици за захранванията и слагай net lable или терминали, или каквото там е предвидено в кикада, това ще направи схемата доста по-четима. Също пълъп резистори те е хубаво да ги ориентираш вертикални, с захранването отгоре. За тях също може да използваш нетове и да ги отделиш физически от самите чипове, така схемата ще е доста по-прегледна.
П.с. избягвай да правиш схематика елементи с вход и изход от една страна, особенно ако това са усилватели или регулатори, но важи като цяло за всичко, визирам единият регулатор. Схематика символа няма нужда да отразява физическото разположение на пиновете. Предполагам това е готова библиотека но в такива случаи ги преработвай.
Също избягвай да миксираш масата с другите пинове, оставяй най-отдолу, дори може да е на долната страна. Ако имаш разделени маси, може да ги отделяш ляво дясно.

Имаш наситена платка. Защо не оряза с макетния нож сгрешените писти за да можеш да я оживиш, да видиш дали не се налагат и други корекции и тогава да правиш новата, вече изчистена?
Ако липсват компоненти на сегашната платка запояваш някой и друг трю хол резистор или кондензатор "на паяк" и си готов...

Благодаря за съветите.

Относно подредбата имам следния проблем: Като ползвам два NetLable или в комбинация с GlobalLabel дава предупреждение. Примерно: Bouth ADC AVDD and VccPullUp are attached to the same items; ADC AVDD will be used in the netlist. Още не съм го измислил как да стане.

Вероятно можеше да се случи но ползвах автопътеките (AutoRoute) и е малко трудно. Понеже директно през SCLK минава масата и на други елементи. Ако срежа неговата връзка с GND лишавам и множество други елементи от такава. Може би трябва да се правят някакви мостове, не знам дали е въобще възможно.