Благодарско Вероятно това ще е много доброто решение!

Да, за линията с 10 нс закъснение е толкова. Ама ние си говорим за 1-2 микросекунди.
Виж как е дефинирано Rise time и ела пак напиши 150 MHz.

Разбирам го като минимално 20% (по дейташиит) по 500 ns = 100 ns минимален период, т.е. честота 5 мегахерца максимум.

Е тоя чип ти го дадох и в първия пост, мисля ч еима ткаива и с 1 us , просто не ми се търси сега, може да не са на Максим.
Но я кажи какво искаш, за какво ВЧ говориш, това което ти казх с преместващ регистър е опция проблем е че можеш да изтървеш твърде къси импулси, всичко зависи с колко клокваш преместващият, иначе никъде не ти отива ВЧ, това си е чисто цифрово семплиране, точността му зависи от честотата на семплиране, и сигнала щесе възстанови същият изместен във времето, но това е цифрово решение.
Чипът на максим върши работа, не знам колко ти е максималната честота, преди малко писа 2, ако е 2 този чип е ОК. Пише че при над 1 Mhz ти се качва консумацията.

При TTL-а 2 MHz вече е висока честота. Може да се бутат фронтовете, но отрязване на периода на импулса никак не е желателно.

Това, че на MAXIM-а тока се качва над 1 мегахерц - няма значение.

ами не знам какво прави твоята схема, то според мен за ТТЛ сигнали и времезакъснението е проблем, особенно когато е плаващо. Т.е. ако при ТТL сигнала промяната на дължината е проблем, то непостоянното времезакъснение е абсолютно същият проблем, освен в случаите когато не го мериш, ако е в логическа връзка с друг сигнал, то променливо закъснение е толквоа зле колкото и променлива продължителност. Това само ти можеш да го занеш, тъй като занеш схемата. 2 Mhz хич не е висока честота за TTL, там висока е 2 Ghz, 100 Mhz e нормално за TTL.

Ами, да - на две места пише различни неща за този параметър. Което и от двете да е вярното - чипа ще ти свърши работа. Трябва да се тества разбира се.

Успех!

На мен обаче все така продължава да ми се струва, че можеш да заобиколиш тази галимация.
Тук започнахме да ти даваме акъл "по принцип", а твоето първоначално изискване "с един чип" говори, че няма да мериш неутрино.
Ако не е секретно кажи каква е крайната цел и току виж се оказало, че това се прави с PLL да речем.

DanielDimov - да, 2 чипа ще свършат вероятно работа. Ако не бяха скъпички, може би да бях пробвал с 3-4.

Имам различни честоти, които се сменят, но не толкова бързо, че да се застъпят изобщо. Времезакъснение от 1 микросекунда е минимум. То (времезакъснението) е постоянно - независимо дали ми стига или не. Ако не стига, енергията отива в топлина, щото нищо в природата не се губи. Не е добре, но трябва да се балансира с желаното и възможното Благодаря за съветите на всички

Lattice имаха едни FPGA за по 2-3$ с прилично количество ресурси покриващи около 50 MHz. Ако не гониш голяма разделителна способност на фланките при 2 MHz сигнал ще свъши работа. При тази честота на всеки 50 навързани FF-a ще имаш 1 us закъснение и възможност да променяш закъснението в 0.1 us стъпки. Алтернативна архитектура с двойно буфериране в памет би вдигнала горната граница на закъснението над 1 ms. Ако е от интерес разбира се.

На пръв поглед FPGA изглежда като овъркил с повече I/O-та отколкото са необходими, но у-вата са с вътрешна OTP (т.е. възможност за едночипово решение) и ако можеш да им налееш малко повече функционалност - светодиоди, PWM, филтри разни, дори FFT за статистики и прочие, биха били оправадно решение. Ако не ти трябват подобни можеш да хвърлиш едно око на CPLD-тата им. Само че те може и да излязат по-скъпи...

Такова минаване през тригери ще развали сигнала. Не че авторът на темата е написал какви точно са лимитите.

Ами има ли тригери това е неминуемо, зависи до колко това е критично, не е казал изобщо каква е идеята, може и да не му пречи, може и нещо да светне с много пушек, ама няма как да знаме, днес по неволя се занимавма с миграции към нов компот, че стария сдаде бого дух и няма време за гадаене по кокалчета

Клавиатурата не сте измигрирали, като хората

Съвсем без да искам се натъкнах на едно Дежавю: http://www.mcu-bg.com/mcu_site/viewtopic.php?f=4&t=7544