Значи, пратиха ми и стекъпите на HQPCB, но предполагам и при другите е така - просто трябва да поръчам с дебелина 0.8 или 0.6мм, и 1oz copper на външните слоеве. Препрезите са 2116, и импеданса за 5 милса отива на към 60 ома.

На границата е, ама пък и аз няма да пускам паметта на максимума и, даже и да искам, щото FPGA-то поддържа до DDR2 до 667. Аз и в началото писах - ако тръгне на 533 ще съм доволен.

Кой е най-малкия приемлив размер падове за FT(G)256 корпус? В момента са 0.45мм - използвам дефолт футпринта от Xilinx-ката библиотека в Altium. На паметта са 0.36мм. Ако малко намаля тия на FPGA-то (например на 0.4), доста ще си улесня живота, ама допустимо ли е?

Аз общо взето се водя по тия два документа и досега не съм имал ядове:

https://www.google.bg/url?sa=t&rct=j&q= ... 24&cad=rja

https://www.google.bg/url?sa=t&rct=j&q= ... 24&cad=rja

Ми, в първия препоръчват 0.4мм пад, а във втория 0.45мм. Аз снощи първия го поразгледах. Сложил съм ги на 4.2 засега. Това е достатъчно за да може между 4 пада да сложа Via, и покрай нея да може да мине и 5 милсова пътечка. Това ми позволява почти 100% използване на изводите на FPGA-то.

Както писах и по-горе, много зависи кой ще насища, в каква серия и какви са неговите изисквания. Също и какво ще прави платката (вибрации).

В твоя случай за хоби би трябвало да нямаш проблем с 0.4мм. Все пак като за първи опити се приготви психически за 1-2 трупа или я дай на някой сервизаджия, те са магьостници в ръчния монтаж.

Никакъв сервизаджия! Целта е и аз да се науча.

Рутнах я и я изравних, най-накрая. Брадясах барем 10-ина пъти.

Top:


Bottom:


Това е Vref линията към момента. Успях да я рутна като обща, макар че нещо май не ме радва:


Някой, нещо?

къде са ти терминациите, бе човек?

Vref е малко змия станало. Аз бих го рутнал най-отдясно през една вия и после направо надолу и наляво към пада

Такива неща в реалността се рутят на 6+ слоя. Според повечето гурута на рутенето, това е минимума слоеве за безкомпромисно рутене, защото имаш 2 полигона за захранване и затворен и в кафез бързи сигнали, а от вън може да си търкаляш бавни сигнали и допълнителни захранвания. На 4 слоя винаги трябва да правиш компромиси с нещо по отношение на EMC/EMI. Освен всичко друго на 6 слоя се рути много по-бързо, реално при малки количества платки, спестеното време за дизаин превишава значително разликата в цената. В твоя случай щеше да спестиш поне 5 от брадясванията, а цената едва ли щеше да е с повече от 50$ отгоре.

Но вече си се измъчил, пускай я, за хоби е добре направена според мен. И без терминиции ще запали, пистите не са чак толкова дълги.

На клоците (опа, той само главния клок искал) съм я забравил, ама не е проблем да я добавя. На другото мислех че не е задължителна, ама мисля че ще мога да добавя серийна без кой-знае какви перипетии.

Единствения вариант, който намерих за общ Vref на 4 слоя, е това. Другия вариант е отделен за всеки чип. Резистори и в двата случая ще има до всеки чип, кондензатор до всяко краче. Единственото дето мога да направя е да го разделя със solder jumper-и, та да могат да се ползват и двата варианта.

ПП: Макар че като гледам това: http://www.xilinx.com/support/documenta ... matics.pdf
...са я сложили отделна. Че и с 20к резистори и с общ кондензатор за трите крака на FPGA-то. Хептем съм в шах вече.

за терминациите - xapp458 стр. 13-14

схемата, дето си я дал, има пулъпи на +, малко странно. чертана е на метнора, има ли сорсове или само .pdf да ги видя тия сигнали как така са им излезли терминациите.

защо реши, че vref на паметта и на контролера трябва да са общи?
аз слагам и един кондензатор между Vref и +

ПС: има файлове. схемата е менторска, PCB-то на алегро. на всичкото отгоре са изтрили важна информация. пИдали

Резисторите на командните линии са към VTT, поне доколкото аз виждам.



Не съм решил. Просто опитах дали мога да го рутна, щото:


Относно резисторите за Vref - самите Xilinx хем пишат 100 ома, хем и в тая и в още една схема на devkit се мъдрят 20к. Купон пълен, ама поне това не ми е дерта.


Сигурно при производство разлика голяма няма, но във всичките сайтове за 5 прототипни платки 100x100мм цената за едното е 100-160, за другото над 300 долара.


Това лесно може да се уреди.

ПП: Ще помисля за терминацията, макар че на 4 слоя просто не виждам начин да се случи нещо повече от серийна такава, която в случая май така или иначе не върши работа.

Въртях, суках, опитах и друго разположение на паметта - няма рутене по друг начин.

Нещото, което може да евентуално да се случи с терминацията е да е с по 100 ома към захранване и маса. С една матрица YC248 (8x100ома) и по 2 вии на матрица покривам 4 линии. Ше падне още малко играчка, но ми се струва постижимо.

Да се пробвам ли?