Добре де аз най - горе си оставям D_HI (червеното най-горе) после имам Digiclock и това е ? не изпускам ли нещо ? м/у др-то в настройките на Digiclock съм написал на offtime 0.8uS ONLINE - 0,2uS , OPPVAL - 1 , ДР-ТЕ са - 0 .

ех, тони, прескочихте още някоя глава от учебника (логически оптимизации)
не трябваше да му правиш непълен дешифратор. нека първо направи пълнен, пък после да го оптимизира.

схемата на тони се симулира добре в оркада

защо реши, че брои от 31?

в схемата на колежката ти има доста недоизпипани неща, бих и писал 4.

но твоята схема трябва да е с други тригери. тези се превключват от положителен фронт.
потърси в каталога.

ето до това трябва да го докараш

gfdgdfg

мога да го направя веднага падащ , ако преименувам в последователност отзад напред тригерите. Нали така ? Ако не е така какви тригери трябва да използвам ? Тези са JK 7476 .

+ТОВА СЕГА ВИЖДАМ на диаграмата не трябва ли сигнала да започва с 0 ?

7476 e OK, той превключва по заден фронт. прочети му дейташита

този вход за нулиране, дето си го нарисувал... няма да нулира схемата.
направи го, както колежката го е нарисувала.

прието е най-младшия разряд да се означава с 0, после 1....5.
т.е. out0 e най-младши, out5 е най-старши.

в крайна сметка, поне вариантите не са безкрайно число, явно ще нацелиш резултата.
но не беше това целта нито на постовете, още по-малко на курсовата работа.

от мен толкова. лека нощ

gdfgfdgdfg

Ами прескочих ... ама имамда пиша задание

ЕЕ успокоих се. Оки , върши си работата , а утре ще ми обясниш как става. Лека вечер и мс на вс за усилията.

защо ли си мисля че утре няма да има .....ех мъка мъка ...

Не те раѕбрах . Покажи ми как да си я направя. Малко остана .

Абе вас не ви ли притеснява нещо тоя глич в края на броенето. Аз ако съм преподавател това ще го ковна на стената като пример как НЕ се прави. Как не се прави брояч с модул на броене 24 или 29 и как не се прави брояч с JK тригери въобще.

Сложих 5 JK 7476 тригера. В заданието пише , че може да се използват. Схемата трябва да се нулира само. А може ли да използвам 2 асинхронни ресет-а ?

въпроса за глича е за шестица. друг е въпроса, че брояч като тема на курсова работа е било подходящо до към 1980-та.
но явно даскала се е видел в чудо как да прекара необходимия брой студенти към дипломирането, че ВУЗ-а да си усвои и субсидията.
те не могат да го направят като хората с тетелий, представи си какво би станало ако им даде програмируема логика

icho0,
целия наличен материал, за да завършиш прилично задачата е пред очите ти. пий едно кафе, почеши се по главата (пак) и сглоби правилната схема. ще ме извиняваш, но ако искаш да ни станеш колега, трябва да се научиш как се яде слон.
имаш на разположение изключителни възможности - интернет с всякаква информация (търси ли 'схема дешифратор'); имаш симулатор; имаш почти неограничен избор от блокчета... и чакаш някой да ти нарисува схемата.



ами те не са 2 ресета. единия е 'ресет', другия е 'сет'. разгледай чаршафите и на другите тригери, които ти е дал даскала.

Имах предвид да се нулира от 2 места. Тези ще са тригерите. Добре нали CLK на JK служи за нулиране ? там имам свързан генератор на логически сигнали – DigClock . А гледам , че ТОНИ на схемата си е написал на изхода на дешифратора (6) reset ?