Е, не е чак толкова. При 11.5 KB/s при пълен дуплекс са 46 К прекъсвания в секунда, т.е средно около 22 микросекунди между прекъсванията. Едно прекъсване е под микросекунда ( ако не играеш на шах в ISR-а ). Няма и 4% от времето, при пълно натоварване на серийните канали.

Абе така е и не е така. Щото това дето го даваш е в една посока на един канал. А те са 2 канала в 2 посоки Както и да е, пак си е тъпо, да туря процесор с кило и двеста периферно желязо, две отделни ДМА-та, 3 отделни РАМ памети, 5-6 шини и купища арбитри и накрая да вися по прекъсванията на ядрото...

То аз това същото съм го правил и с ПИК18 преди и си бачкаше перфектно, няма ДМА, няма шини и арбитри...

Не бе, това е за 2 канала в 2 посоки, иначе е на 90 микросекунди веднъж. Ядва се, не е чак такъв лоад.

ЕДИТ: Освен това май някои канали имаха FIFO в себе си.

Започвам да разбирам защо Дискавъри кит-а им струва толкова ...

Не е никакъв проблем без ДМА или FIFO да се подкарат много периферии. Специално УАРТ-те не са никакъв проблем, то щеше да е смешно ако бяха за 32-битова машина на повече от 100MHz. Въпросът е по-скоро принципен, защото подобни недомислици изискват внимание при писането на софтуера. Малко невнимание да оставиш някое парче код с по-висок приоритет дето се изпълнява рядко и ето ти труден за откриване бъг...

Аз доколкото разбирам ератата проблемът е само ако се ползва ДМА за DCMI, Crypto или HASH? Ако не се ползва нито едно от тия нали няма проблем?

Питам щото и аз имам на ум една платка и се чудя къв чеп да сложа... На мен не ми трябват горните, всъщност трябва ми бърз вход, но и бърз изход та камерата отпада. Мисля да набуча едно фпга с блок РАМ, т.е. поне 4К фифо във всяка посока.

Да ти кажа, пишат нещо и за FSMC шината ако била с FIFO закачено на нея, пак имало ядове... ама какви не е ясно... Абе като цяло много калпаво е обяснен проблема и не става ясно откъде се пръква и какво му пречи FIFO-то...

най-вероятно индиеца като е конфигурирал IP-то на FIFO-то е фърлял чоп дали дали да е с legacy или show ahead интерфейс
Като не уцелиш забрави за аборт при достъпа

Както и да е, това не ни помага май...

Май работи концепцията. Е два разряда скачат като подивели, ама с това опроводяване, мисля, че даже е успех да са само два



Утре ще пробвам да пусна и някакъв познат сигнал, за да видя дали не изпуска семпъли или нещо от сорта.

Вместо от ADC пусни от един синхронен брояч. Ако нямаш, обади се

Между другото ако искате да видите поредното инженерно извращене, погледнете дейта шита на ADC-то, страница 4.

http://www.ti.com/general/docs/lit/getl ... 8&track=no

Преди 10 години загубих един ден да разбера що на АЦП-то ми играят страшите битове... днес се сетих за около 1 час

Гледам, гледам, нищо извратено не виждам ... Явно днес не ми е ден.

Clock-a ?

обърнал е шината

Е щом само Миро го видя и то след подсказка, явно не съм аз сбъркания

Data bit 12 е .... LSB.