Лимити има, не в дължина а във времената, има ги в спецификацията на чиповете, но би трябвало да се гледа това в стандарта, един чип може да е по-толерантен от друг, но така се ограничаваш до някакъв частен случай.

Дължината не би ли трябвало да обхваща пистите (ако има такива) в чипа, дължина на бондиращите проводници, някоя и друга структура в него, пистите свързващи двата чипа, и същото за другия чип?
Тоест, без IBIS модел, само с изравняване на дължината на пистите, работата да е малко на "нАбито ми Око"...

IBIS модел за конкретния чип има. Чаршаф за частта "памет" няма. И изравняване на писти няма никакво. Просто ми е любопитно каква в голямата картинка и масовия случай - нищо повече. Някой по-горе също спомена че при малко разстояние между чиповете къдрици не били нужни.

После, между DDR2 и DDR3 има драстична разлика я някои неща. Интересно ми е и дали между DDR3 и DDR4 пак има съществени разлики. Ако се заровя в чаршафите четенето ще е доста, най-вече за да разбера всичко, та затова и питам дали някой може да го предостави сдъвкано и изплюто.

Е то затова се правят симулации, има доста изписано по въпроса, не съм правил нищо ни с ddr 3 ни с 4, последния ми сблъсък ddr е доста отдавнашен, Виа с ДДР1, от тогава насам съм баш железар и ако правя платки те са простички, другото се събконтрактва, та и аз съм много изостанал в тая материя.

Да де, именно защото има много изписано по въпроса, а това хич не ми е основно занимание, питам за обща култура и поглед върху нещата. Като рутих SRAM-а на едно FPGA преди време, няколко прости думи ми бяха достатъчно да си направя суответните изводи. Това би ми струвало няколко дена ровене в бумаги, често привидно с противоречия в тях. После взех да рутя пак FPGA с DDR2, и пак някои прости думи тук ме накараха да мисля в посока DDR3. Импеданси, терминирания и прочие - добих някаква представа. Някой като ти каже основните неща, добиваш поне общ поглед къде да търсиш и какви изводи да си правиш след това. Та и сегашното питане ми е точно такова - от чисто любопитство за да добия някакъв поне минимален поглед върху нерщата.

https://www.nxp.com/files-static/traini ... _AN111.pdf
търси design pitfails

От опита ми с опроводяването на интерфейси за динамична RAM мога да напиша следното:
1. Колкото е по малко числото след DDR толкова е по трудно. Терминации, разположение на терминациите. Почти винаги е компромис между наличното място и желанието на дизайнера да го направи перфектно. От DDR3 нагоре много голяма част от терминиращите резистори не се слагат и това улеснява много опроводяването.
2. Трябва да се внимава с референсното напрежение, как се опроводява, как се свързва към чиповете. Най добре е да минава през плейн за да може да се усигури възможно най нисък импеданс към източника на Vref.
3. Обикновенно такива процесори имат поне 4-5 захранващи напрежения, на повечето от които ток-а достига до няколко ампера.
При разделянето на захранващия/те плейнове е добре да се внимава бързите интерфейси да не пресичат границите между два такива плейн-а. Резултата се вижда най често в лаб-а на дисплея на спектровия анализатор, като "опаааа тук свири повече от колкото трябва"
4. За улесняване на опроводяването може да се разменят сигнали от шина данни, но само в рамките на DQS-а към който са.

Като цяло, какво може, какви са максималните дължини, какъв е толеранса между дължините, какъв е толеранса между отделните DQS-и са описани от производителите на SOC.

Доста от производителите на SOC си дават какви са дължините на проводниците от кристала до извода, последните версии на алтиум имат възможност да се въвеждат, като съответно ги включва в сметките.

Размера на къдриците не е голям проблем. Стига да не изравняваш diff pair.

Точно това, което си показал е резултат от оптимизациите на interactive length tuning.
За това написах, че има какво още да се оправя, това беше работен вариант на платката, който преди поръчката претърпя още доста корекции.

Снимката е от туитър:
Едно от най-странните неща които съм виждал по PCB...



Възможни предположения - особено неефективен резистор, секретна антена?

Това само на резистор с много ниска стойност ми мяза.

https://www.amazon.co.uk/Bewinner-PCE4P ... B07Y24YJDR

Или времезакъснение ама за чий чеп на тия светодиоди ...

Един вид подово

Навремето am stereo беше пуснал тема за това.
Як купон

Малък жокер- без да съм се запознал с схемата много мяза да е тъч слайдер .... не е капацитивен със сигурност, правил съм едно време концепт за идуктивен такъв наприличваше на бещо подобно. Но тука няма мнохо смисъл...
За антена- не е антена. Няма смисъл от толкова дълъг меандър.
Точен резистор.... абсурд.

Един съвет -като искаш отговор или идея може ли да постваш повече информация? Защото "снимката е от туитър".. е доста постно като информация и като каква е рази платка(поне цялата платка или името на продукта). Трудно се прави ревърс енжинееринг по парче от платка...

П.С. pci-е extender за малинка.... явно е дизайн на скучаещ инженер някъде в южен съчуан демек слайдер, антена и др отпадат като опции..

Има няколко вии, ама не се вижда цялата тази поредица от диоди+светодиоди да е връзана на друго място освен на липсващата интегрална схема, а и от самата нея не се виждат пинове да отиват на друго място освен към тия неща. Според мен е нещо абсолютно нямащо връзка с основната част от платката. Какво точно обаче прави май ще си остане загадка. Странното е че диодите и две резиссторчета са наситени а останалите чаркове не са.

П.С. Обаче на други платки всички диоди са светодиоди - по скоро вероятно е индикация за състоянието на портовете. Другите дето има ледове имат и 8 пиновия чип. А меандърчето може и да го играе дросел ако тоя чип има и някаква токоограничаваща функция.