Имах предвид "Slice polygon pour".

Абе я кажете, за супер-дупер дизайн на етернет примерно, какво може да се направи за валидиране/сертифициране на layout-а? От една страна симулации на етап дизайн е горе-долу очаквано, но да кажем идва пробна партида платки (ненаситена може би), и каква техника/подход може да се приложи, за да се докаже, че всичко по етернет опроводяването отговаря на стандарти? Гола платка - как се проверява че линиите са добре терминирани и изобщо каквото там има? Някакъв много наточен електрически тест?
По-реално описано - клиент се оплаква от че в редки случаи устройство с етернет губи линк. За да докаже че не е при него вика фирма, която проверява кабелите и се подписва че всичко е ок, вика друга фирма и тя измерва и вади протоколи на електромагнитните смущения в конкретната машина (докато работи) и казва - "всичко отвън е проверено, имате проблем, оправете си го". За нас е ясно че някъде в нашето устройство има нещо некоректно - точно определен модел устройство се дъни, подмяната му с друг модел оправя нещата. Разликите са в layout-а и типа на PHY чипа. Няма причина да се съмняваме във PHY-то (като модел - не е до бройка, всички устройства от този нов тип се държат еднакво зле).
Каква техника би дала максимално убедително измерване на "нашата част" - т.е. пътеките от PHY-то до трафа и конекторите после. Какви параметри трябва да се измерят на тая "линия", за да сме сигурни че phy-то му е комфортно? Фирма/лаборатория, която срещу неприлична сума може да ни "разцепи" от информация? Ясно че ревю на дизайна също може да хване проблем, но голям рипорт с много картинки срещу сериозна сума ще е най-сладкото - особено ако казва "100% проблемът е ей тук!"

Ами @gicho... решенията са
1. Питаш Дедо
2. Да питаш косултантска компания, със сигурност ще ти напишат доклад или да питате конкретни хора като Eric Bogatin, Kenneth Wayatt и т.н.
3. Да питаш EMC лаборатория за съоветни измервания
4. Нямам такова, викаш Неволята...

Но първо, гледайте да повторите ситацията в контролирана среда, тъй че да не гоните котката на Шрьодингер.

@Ицо - прав си, но в момента моя метод ми върши по-добра работа, защото Cutout може да е Multilayer и ми реже 6 полигона наведнъж, и после рисувам само един. Със Slice ще ми отнеме повечко време.

Ами то няма прав и крив. Има няколко възможни решения на даден проблем, и се използва оптималното според случая.

Гичо - предполагам не сте "разходили" етернета по платката
PHY чип, траф и захранване също настъпват мотиката, особено чипа си точи ток прилично...

Не съм вътре в детайлите по хардуера - знам че не е добре и това е било известно, но е пуснат въпреки това. Сега го виждаме на високо ниво - къса линка в кофти среда, която обаче е проверена че не надвишава очакваните лимите според стандартите. Има нова ревизия на хардуера, в която "видимите" проблеми са уж решени, но тя не е готова за продажба.
Дали ще успеем да репродуцираме тая среда е съмнително, отделно и да го направим не се знае каква ще е следващата проблемна ситуация. Затова питам за вариант за проверка дали отговаря на стандарта - нещо, което създава условията според стандарта и гледа качеството на сигналите.
Чудя се какво може да се направи за да си вържем гащите стабилно за в бъдеще - има ли услуга/оборудване, което би позволило това да се изтества (например е-тест по-сериозен от платкаджията) и да не се допуска в бъдеще. За момента са ясни определен набор от правила и добри практики, които трябва да се спазват - но те сами по себе си не дават гаранция (документ) че нещото може да заминава по широкия свят.

Между другото, вчера се зачетох за PCIE 5.0 - казват че цените на дънните платки през последните две години са се качили значително и заради нуждата от повече слоеве/отстояния и качествени материали/процеси заради предишния стандарт - PCIe 4. Сега, с новия 5.0, се очаква допълнително покачване. Т.е. не толкова кристалите по дъното са по-скъпи, колкото самата платка значително се е качила заради затегнатите изисквания.

Този Етхернет 100 или 1000МБ е? Ако е 100 трябва нещо много да е объркано за да не работи, две дифер. линии е, толкова не може ли да се прецени по PCB-то на око? Колко слойна е платката? Диференциалките Stripline ли са, или вървят по външен слой и се виждат? Смятан ли е импеданс и съобразен ли е с параметрите на конкретния мат'риал на производителя?
На тая платка по бърз интерфейс няма ли? Той как се държи, има ли проблеми? Примерно RAM, HDMI...

Най-базовото е да видиш око(eye) диаграмата с диференциална сонда.
По нея можеш да определиш страшно много параметри (приблизително)

От платкаджията - стек, имепданс, тестови купони, срез на платката, контактен тест
После от някой, който чува петела в EMC лаборатория да види какви излъчва и при каква напрегнатост на външно поле се дъни
И след това - хората със схемата и платката да седнат на една маса, с някой външен и да минат стъпка по стъпка, защо е избрано едното или другото.

Връщам се на въпроса за полигон в полигон. Не съм сигурен, че дешифрирам правилно написаното,
но ми се струва, че става дума за две земи, обединени в една точка, примерно GND + AGND,
или GHD + Eth_GND. Ако това е случая, най-често използвам псевдокомпонент от тип net tie. С негова
помощ се свързват накъсо два нета в точката на net tie и Алтиума не дава грешка.
Псевдокомпонентът присъства и в схемата под формата на чертичка между двата нета.
В PCB псевдокомпонентът представлява две площадки с припокриване между тях, което осигурява ел. връзка.
Ако искаме връзка във всички слоеве, правим площадките да са true hole, multi-layer.
Може и без припокриване, а площадките да са свързани с шина в multi-layer слоя.
Другият начин, който използвам е изчертаване на зоната на изолация около полигона с multilayer линия с дебелина
желаната изолация в multi-layer слоя, като оставяме зона за връзка. След това избираме очертаващите линии и
изпълняваме Tools/Convert/Create Cutout from selected primitives. На съобщението Could not find closed shape,
Would you like to find closed shape using primitives external edges instead? - отговаряме с Yes.
След това изтриваме изолиращите линии и оставяме само Polygon Cutout-a.

Точно за това става дума, може да го пробвам довечера.
А аз сложих polygon cutout под RJ45(6 слоя, multilayer) и първичната страна на Етернет трафа, за да оправя импенса. Сега се сещам, че е добре да сложа полигон и на 4ти слой. После добавям GND полигон само на втори слой, по- малък от cuout-а, изтривам cutout и пре-рисувам само Етернет масата. Двете маси са свързани с един резистор.

Да ама така всеки път при ребилд алл и ядеш дървото. И след 2 години като си забравил какво си правил, за мен 2 седмици и се самопрецакваш.

не е точно така - записваш едно копие с cutout и вътрешния полигон. там грешки нямаш, и вътрешния не се рисува. и само файла за производство изтриваш cutout multilayer и в polygon manager рисуваш само избраните вътрешни и готово.

Щом имаш резистор /нулев предполагам/ между двете маси, не ти трябва cutout /освен на местата за по-голяма изолация/.
Рисуваш си етернет земята и около нея другата земя и приоритетите оправят нещата. Няма нужда да се слагат cutout-и и после да се трият.
Ако трябва да е във повече слоеве, слагаш вии близо до площадките на резистора.
Всъщност, на мястото на резистора слагам този псевдокомпонент тип net tie.
По този начин няма нужда да се слага истински компонент.