 | | |
| HCL написа: Аз не схванах нещо постановката 1. Контролера получава прекъсване от акселерометъра на всеки 6.5 мс по жица 2. Контролера чете данните (320 думи по 6 байта) от акселерометъра по СПИ и ги записва в локална памет 3. Контролера използва вътрешно ДМА което чете събраните данни (320*6+хедър, нещо не пасва) и ги изпраща по УАРТ до ФТДИ чипа зад който стой ПЦ 4. След 2е6*(320*8+хедър) байта ПЦ-то получава единични грешни символи или всички символи, вкл. хедъра са грешни? | |
| | |
Като цяло е така, само т.3 е 320*2,(толкова е фифото по точно сетнал съм го на 312 думи watermark за интеръпа ) демек 624 байта всеки ~6 мс. След това слагам отпред старт на пакета 4 байта, фрейм брояч 4 байта , брой на полезните данни 2 байта и това е, което се дава на дма-то на уарта да си го засилва към фтди чипа. И безкрайно това се върти, докат не пратя команда за стоп, или да променя накой филтър на акселерометъра...
И след около 2 млн фрейма (пакета или както исскаш го наречи) почват грешки. Някой път в старт хедъра, някой път в брояча, някой път в дулжината на полезните данни, някой път в данните....
Не е като загуба на байтове като бройка са толкова около 98% приети от 2млн * 734 байта.....
Хня като цяло...
но каква може да е връзлката идея си нихт, не би трябвало да има никаква 