Микроконтролери и електроника
http://mcu-bg.com/mcu_site/

Verilog
http://mcu-bg.com/mcu_site/viewtopic.php?f=3&t=1849
Страница 1 от 1

Автор:  heretic [ Нед Фев 19, 2006 2:32 pm ]
Заглавие:  Verilog

Искам да събера в един топ левел файл 3 проекта - един мултиплексор,тригер,брояч за да работят като едно.След като се копират в топ файла всеки от instatation-ите какво още се дописва за възприеме симулатора всички елементи като едно устроиство.Изобщо ако някой може да даде какъвто и да е пример за топ левел файл ще съм му страшно благодарен.Работя на ISE 8.1.

Автор:  uglyduck [ Пон Фев 20, 2006 11:52 am ]
Заглавие: 

Версията на ISE-то няма значение - всичките работят.
Какво значи top-level ? Имам пред вид, че top-level файла не се отличава по нищо от другите файлове - просто в него се създават инстанции на модулите от по-долно ниво, на които се подават сигнали в листовете им на чувствителност. Тези сигнали могат предварително да се обработят и да се подават последователно или паралелно, съответно модулите от по-долно ниво да работят последователно или паралелно; четат се и се обработват съответните изходи; прави се синхронизация и т.н. Пример ? Как да ти дам като незнам какво точно ще включваш... Не е нищо специално - нещо от сорта:
Код:
module TopLevelModule (in1, in2, addr, clock, reset, out, ready);
input [3:0] in1, in2;
input addr;
input clock;
input reset;

output [3:0] out;
output ready;

wire [3:0] temp_result;

multiplexer MyMux(in1, in2, addr, temp_result);

always @(posedge clock or posedge reset)//synchronous circuit with asynchronous reset
if(reset)
    begin
        out <= 4'b0;
        ready <= 1'b1;
    end
else
    begin
        ...
        out <= temp_result;

        //instance of some lower level module
        ...
        ready <= 1'b1;
    end
endmodule

Страница 1 от 1 Часовете са според зоната UTC + 2 часа [ DST ]
Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group
http://www.phpbb.com/