В другите 2 теми се отклонихме от темата, но сега мисял след като са на една крачка разстояние мисля трябва да го обсъдим по-сериозно. Дано скоро станат и на една ръка разстояние - комет.
За какво говоря:
http://ww1.microchip.com/downloads/en/D ... 39747b.pdf
Гледам datasheet-a на това ... + някъде 1/4 или 1/5 от PIC18 to PIC24 migration документа прочетох (междувпрочем , за да разберете за какви подобрения иде реч най-добре погледнете този документ , а не datasheet-a на някои PIC24/dsPIC33) ...
Това горното животно пише , че е в продукция и се доставя от 16 Януари 2006,а си има и цена (5$/1-25count) и въобще така. / а да не забравя погледнете и платката Explorer 16 от Microchip - много наблъскана , много възможности, само цената трябва да видя/.
Възможностите на ядрото ...
идеите са много добри* просто - няма вече банки , цялата памет е достъпна , interrupt контролер, software stack
* - спрямо това, което е PIC16/18,а и въобще. Нещо ново от самите Microchip като идея не може да се каже , че има , но важното е ,че ако успеят ще съчетаят добри идеи
ето и една интересна идея , от тези които могат да спаднат в - , но точно тази за мен е малък - -> никой продукт няма да има вътрешен EEPROM , ще си слагате външни памети и имаше нещо .. май имаше някакъв модул за целта , има някаква идея, но вече ми се спи , май не беше цял модул ... не знам
Трябва да се види.
 | | |
| Цитат: PIC24 16-bit Microcontroller, 128 KB Flash Memory, 8 KB RAM, and Advanced Peripherals, 64 Pin Package Features CPU * Up to 16 MIPS performance при 32Мхз , които могат да се постигнат и чрез вътр. кварц + PLL-a * 16 x 16 Hardware Multiply, Single Cycle Execution * 32-bit x 16-bit Hardware Divider * C Compiler Optimized Instruction Set System * Internal oscillator support - 31 kHz to 8 MHz, up to 32 MHz with 4X PLL * On-chip LDO Voltage Regulator * JTAG Boundary Scan and Flash Memory Program Support * Fail-Safe Clock Monitor – allows safe shutdown if clock fails * Watchdog Timer with separate RC oscillator nanoWatt Power Managed Modes * Run, Idle and Sleep modes * Multiple, Switchable Clock Modes for Optimum Performance and Power Management Analog Features * 10-bit ADC, 16 channels, 500k samples per second * Two Analog comparators Peripherals * 2 UART Modules with LIN and IrDA support, 4 Deep FIFO * 2 SPI ™ Modules with 8 Deep FIFO * 2 I2C™ Modules with Master and Slave Modes * Five 16-bit Timer Modules * Up to 5 Input Capture and 5 Output Compare / PWM * Hardware RTCC, Real-Time Clock Calendar with Alarms * PMP, Parallel Master Port, with 16 Address Lines, and 8/16-bit Data | |
| | |
Ако скоро сте чели ARM datasheet/документация ще забележите доста познати изречения, което май радва
Всъщносто важното е , че наистина идеите са супер само трябва да се види реализацията, но като гледам колко вече са напреднали с тестовите платки , компилатор, има и application notes. Значи ще ги бъде.
Въпроса само един? Кога ще са в Комет
+ Кога errata-та ще намалее (~10-15 бяха за този модел и има повече от 1 фрапиращ момент).
.
