А защо да не може да се направи двуслойка с контролиран импеданс?

1 гигабит диф-двойки и DDR3 на двуслойка?
Става, работи, че и EMI/EMC проблеми не създава, даже и импедансите са спазени... За учудване на много от писалите.

Стига слагахте ограничения на хората, които искат да научат нещо и да направят нещо сами...

То за ставането става... ама мерил ли си колко шуми?

Цифровизацията почва да бере ядове над 1Vpp, а под 100mV нямаш грижи. Само че в случая има 14-бит DAC и ако иска да го ползва като такъв е добре да не го облъчва с повече от 100uVpp. Това са има-няма 3 порядъка разлика

ДДР2/3, pci-e, usb и подобни китайците от години ги слагат на двуслойки - писах за qualcomm/atheros SoC-овете дето изрично са направени в двуредов QFN за да се слагат на евтини платки.
Дали това обаче пасва на оригиналния въпрос с аналоговщината е друга тема.

Абе правиш си вятър на ушите като ги приказваш тези работи ...
за можене - може и да работи, но за ЕМИ/ЕМЦ ходи се гръмни, и недей разправя глупости. Всъщност не съм прав на 100% ще минеш ЕМИ когато не е включено устройството, а ЕМЦ ще минеш ама друг път

Амин!
Щом сте казали, че земята е плоска, кой съм аз да ви казвам друго?
....
Дразня се на прочутото българско черногледство, на това, че някой като реши да прави нещо веднага се появяват поне двама-трима да му обеснят как това не става и не се прави така.
Е, някой неща може пък и да стават. По-горе даже и са ви написали, че има чипове с корпуси оптимизирани за дизайн на двуслойка с цел ниски цени. И въпреки назидателно стърчащия към тавана показалец на Мухата, това се прави и то не само от мен... И си покрива стандартите даже...
Е в някой случай си трябва ламаринка(екран) монтирана по подходящ начин, но това си зависи от приложението, дизайна и още куп неща.

Тишо, ти колко хай-спийд дизайна си направил? Коя е най-високата честота която си прекарвал през платка? Кой стандарт си минавал с проектирана от теб платка?
Не се заяждам просто ми е любопитно.

с риск да се оспами темата(както винаги )
Не си разбрал правилно - то не е показалец, ами среден пръст
И големият проблем е точно това, че когато някой реши нещо да прави, веднага идва някой знаещ с гаражен опит, и най-накрая става някое ТНТМ, вързано с тел, натрупано с тенекийки каквито е имало в мазето на баба му, напаснато с тъпото на теслата и се почва да се търси емц лаб където ако се ръснеш за някоя конференцийка, устройството ти бъде измерено "правилно" и ще "покрива" всички стандарти

Вместо човеко да се помъчи да го направи възможно най-близо до препоръките на стандарта/стандартите и да вземе пример от някой референц дизайн, го съветваш на двуслойка(ми що не на еднослойка )....
същото е да си закараш колата на "майстор" дето вместо с динамометричен ключ, ти затяга болтовете на главата на двигателя "на ръка" и "на око" защото бай Пешо от съседното село така бил правел на газката и тя си вървяла и нищо и нямало

затова и футбола е на това дередже , и музиката, и политиката, и асфалтирането, и ВИК, и БДЖ и всичко останало

ама както и да е, паля се защото точно днеска спорех с еди калъфи на тема гигабитов етернет и SGMII и SFP и кой сигнал къде се терминира при сорса или при дестинейшъна. джаджата работи, но се трупат грешки които се виждат само на нетворк анализатора иначе при нормална работа не., и как заради емц/еми 50 ома диференциална стриплайн не тряба да минава над сплит плейн и т.н и т.н. и т.н.

Не мога да ви разбера : човекът иска да си направи ТНТМ-то, едва ли ще стъпи в лаборатория с тази платка. И ако не изкара 12те си бита на 120МСпс, а 8 бита на 50Мспс - какво толкова, пак ще си е начесал крастата, хем и ще е научил нещо.
Отделно от това, че няма да му стигне времето до празниците да му направят 4-слойка...

Нищо лично, просто малко сметки на око...
DAC-a иска 0.4nS setup и 1.2ns hold при 4ns период, което ще рече фронтове под 2.4ns. Не виждам какъв е входния капацитет ама едва ли е под 10pF, тъй че за тока имаме:
∆ I = n C Vcc /∆ t

= 28 ( 10 × 10^^−12 ) ( 3 . 3 )/(2.4 × 10^^−9) = 385 mA

В случая съм сложил само 28 щракащи сигнала, реално има още поне няколко, капацитетите може да са по-големички, времето също може да се смъкне щото съм го сложил на ръба. Абе с две думи това е оптимистичния вариант. Песимистичния може да стигне и 1А...
Сега, тва е общия ток и зависи какво гледаме. Ако гледаме само цифровизацията да бачка може да се сложи 100mV таван на шума и от там импеданса по захранванията ще трябва да е под:

Z max =Vn/∆I = 100 mV/385mA = 260mΩ

Това само по себе си не е непостижимо с добри филтриращи и байпас кондензатори и т.н. Ще стане на двуслойка може би...

Но ако искаме шума да е под 100uV импеданса ще отиде под 260uΩ което е меко казано фантастика дори и за многослойка със злато вместо мед. То по принцип не е и необходимо, масите трябва задължително да са разделени и големия шум да е само в цифровата маса. Но едва ли ще е отделно захранване и как точно ще се развържат така че аналоговата маса да не танцува не знам... При всички случаи това е по-сериозна тема за размисъл отколкото броя на слоевете. Още повече че между двете ще има разстояние, както беше споменато от 5-6 см. Да не гадая точно как ще стане опроводяването, ама всяка жица има индуктивност и свързаните с нея проблеми...

Мисля, че те разбрах достатъчно добре, особенно в частта със средния пръст.
Просто поредния, който ще заобикалям като кошче за боклук насред тротоара ...
Излязъл Бай Ганьо по света, ама Бай Ганьо не е излязъл от него...
Когато нещо не му изнася на разбиранията започва с простотиите и да обижда.
Нормална и често срещана Бг черта.

Човека трябвало да повтаря референс дизайна като папагал...
Ваша надменност, може ли да престанете с словоблудстването?

заигравката с двуслойка за високи скорости е единствено оправдана, ако ще печаташ милион тираж и цената на платката е някаква видима част от разхода. според мен.

LS1012 е пример за такъв чип - нещо като двуредов QFN, вътрешните падове са шахматни спрямо външните. жицата трябва да е 75 микрона. най-малко обаче става на 4 слоя, заради захранванията. и платката се получава 0.8мм.

но понеже конкретното питане е за аналоговщина, мисля, че дискусията е напълно безсмислена.

Така де, човек да научи нещо трябва да се сблъска с реалните проблеми да помисли. А какво ще научи от папагалско повтаряне на референс дизайна? Или ако си купи готова платка?
Аз лично адмирирам автора на темата и ако мога с нещо да му помогна в реализацията - не тук, да ми пише на лично. Тук рискуваме да ни накацат разни насекоми и да не се стигне до никъде.

Винаги ми е интересно как работят платки от типа на развойните на Olimex, където има DDR3, HDMI и др. модули изискващи мерки за (срещу) импеданс, return current path, crosstalk и т.н., при условие че платките са 4-слойни максимум. Освен това нямат в истинския смисъл ground/power plane, мистерия. Как въобще смятат параметри ....

Имам огромни съмнения че смятат нищо.
Пример вземам от една развойна на ST, където бяха опроводили 480Mbit USB... меко казано странно дори за профан като мен (изобщо не беше диференциална двойка).

И аз такива съмнения имам.