Рутя един РАМ, той е псевдо CMOS SRAM, ама външно изглежда като SRAM ( IS66WV1M16DBLL ). Още не мога да вдена какво точно има заложено вътре като технология, ама явно е DRAM, щото цената му определено не е като SRAM.

Като цяло е 1М x 16 с управление до байт (nUB, nLB). Много оплетено ми идват шините и се замислих дали да не ги миксирам малко. На старите класически SRAM, нямаше проблем да се разбъркат адреси и данни (поотделно вътре в двете шини де, не да се оплетат една с друга).

Ама тука май не може, поне за данните... нали? Шината е 16 битова, ама ако процесора тръгне да адресира на байт ще стане мазало. Всъщност би могло, но могат да се миксират разделно в младшите 8 и старшите 8. А?

За адресите май няма проблем?

Burst трансфери не се ползват, той и чипа не ги подържа, команди не приема, конфигурации също.

Бая жица ще ми спести ако мога да ги разбъркам и платката ще стане много по .... красива.

данните е добре да ги менкаш само в рамките на байта, иначе побайтовата адресация ще стане интересна...

За адресите не знам, ама ако вътре е DRAM може би младшите не е зле да ги запазиш така че да се ползва поне нещо от страницата. Предполагам че постоянната смяна на страници може и да се отрази на консумацията, макар че едва ли ще е нещо фрапантно...

На IS61WV51216BLL съм ги омешвал. Даже ей-сега нещото си работи до мен, на 125Mhz, демек 8ns, колкото и е спецификацията. Никакви грижи. Не виждам и при теб какво би могло де се обърка. Единствено съм спазил 8-те горни и 8-те долни бита да са в съответната група на чипа, за да може да пише и байтове.

То като се държи като стандартна SRAM, не би трябвало да има никакви ограничения по тия неща.