Дискусия за Kinetis K серия:

Не лоша база за идеи е mbed SDK-то. Поддържа поне KL25 freedom-а.

серията сякаш е големичка... нещо по-конкретно или цялата серия е с еднакви карантии?

Трудно ми е да се ориентирам все още, но като цяло всичките от K серията са с M4 ядро. Като опции към ядрото има FPU и кеш. Оттам насетне другото май е периферия и памет в безброй комбинации. Периферията в отделните деривати на K серията МАЙ е еднотипна.

3
Kinetis SRAM
All Kinetis K-series devices include two blocks of on-chip SRAM. The first block (SRAM_L) is mapped to the CODE bus,
and the second block (SRAM_U) is mapped to the system bus. The memory itself can be accessed in a single cycle, but
because the system bus incurs a one clock delay at the core, SRAM_U accesses take two clocks while SRAM_L accesses
take one clock.
SRAM_L is the only memory where code or data can be stored and the core is almost always guaranteed a single cycle
access. For this reason, it makes sense to use the SRAM_L block as much as possible. This is a good area for storing critical
code

Пише го в AN4745 а не в реф. манюала за по-удобно

бахти пичовете дет се вика....

В моя случай не е болка за умиране, ама въпроса е какви странични ефекти може да има това банкиране на РАМА. Ако например имам масив който е разположен на границата между двете банки....

друга особеност, на която трябва да е обърне внимание е знака "+" в името на кора (примерно М4+).
фрискейл са лицензирали кора от АРМ, но са бърникали в него и той не е 3 стейдж, а 2. fetch и decode са сляти в един.
което изисква отново внимателен прочит на документа (им), описващ кога трябва да се инвалидира кеша.

също така имат инструкции за атомарни битови операции, които се изпълняват също от кутийка, нарисувана извън кора.

МАС инструкцията (32 Х 32 -> 64) и квадратния корен също са някакво външно блокче, вероятно в наследство от DSP-тата им. но май е само за КМ4 чиповете.

част от GPIO също е особено, защото е закачено направо към кора, а не към някой от бъсовете.

Дедо, тия пък неща де ги четеш? При мен никъде не пише M4+. При мен пише ядро М4 ревизия r0p1.

KM4 пък въобще не открива гугъла.

сайта им е в профилактика

Нищо, като се оправи кажи това пък къде го видя, че ме вкара в нови филми.

Нещо като M0+ ли?
Там имам спомен че май сливането на етапите на конвейра беше с използване на двата фронта на клока, ама може и нищо такова да няма. Доста са ми безинтересни M-ките та да тръгна да го ровя сега.

Абе М4+ няма.

Има М0+ и той не е творение на фрискейл, а си е официално ядро на Арм (реално всички малки кинетиси са с M0+, чисто М0 май вече никой не слага). Наистина е със 2 стейджа на тръбата. Виж за кеша незнам какво имаш предвид, защото аз поне не съм виждаш M0+ някой да му е лепил кеш... изглежда ми малко безумно.

Има и серия на фрискеил с M0+ подсилен с външен дивайд и корен модул за мотор контрол.

Вероятно тях си чел Дедо, не ме шашкай с тия M4+, че и без това съм като пиле в калчища, баш с кеша на M4.

e, сори!
оня ден на семинара дуднеха нещо за плюсове и минуси, ама бях без подходящите цайси, на фитила лаптопа му бучеше вентилатора точно във врата ми, а приказващия беше немец и говореше на английски...

по-добре сега да те изправя на нокти и да го прочетеш, отколкото като направиш платката

Погледнах SPI-я... и на първо четене не виждам вариант без да се мешат данни и команди.
Ако наистина е така, значи тоя производител не е за мен

MPU-то като гледам не е АРМ-ското а Фрийскелска вариация на темата. Което не е нещо лошо ама нали уж стандартно ядро, поне тия работи да бяха като "стандартните".