Безплатни VHDL инструменти
Много тулкитове са безплатни, то е ясно, примерно на работа използвам ISE на Xilinx където правя RTL симулации (подчертавам RTL), ISE съдържа безплатен инструмент за симулация, наречен iSim, обаче като представя резултатите и като спомена че съм правил симулациите на код предназначен за Actel на инструмен писан за Xilinx веднага разни меринджеи започват да задават тъпи въпроси ама как така, този код е Acte/Microsemi/Microchip как така го симулираш на софтуер за Xilinx и понеже няма как да убедя човек, който хал хабер си няма от VHDL какво всъщност става, накрая нещата опират до Mentor-джийски или Aldec-ски инструмент на стойност 15000-35000 паунда, за да свършат работа, която мога да направя с напълно безплатен софтуер, често съм писал програми на Python които трасират код за наличие на т.н. requirements (изисквания), открива "мъртъв код" и др, обаче при последния проект клиента отказа да признае резултатите защото инструмента не е валиден, та се наложи да купим един продукт, казва се Sigasi Studio на стойност 4500 паунда за да свърши същата работа на моят скрипт, който написах за 2 дена.
Напоследък открих един инструмент за симулация на VHDL код, подобен на Simulink на Mentor - gHDL който е напълно безплатен и има версия за Линукс, УЙндоус и МАК, работи заедно с GTKWave, който е инструмент за визуализация на сигнални файлове, в случая се ползва за визуализиране на .vcd файлове. gHDL работи в текстов режим, обмислям да му направя една графична среда на Python (между другото графичната среда на много Mentor инструменти вкл. SimuLink са правени с Python), което ще го популяризира.
Ето тук в едно видео
https://www.youtube.com/watch?v=dvLeDNbXfFw е показана работата с инструмента.